PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-207708

(43) Date of publication of application: 07.08.1998

(51)Int.Cl.

G06F 9/38

G05B 19/05

(21)Application number: 09-014363

(71)Applicant: MATSUSHITA ELECTRIC WORKS

(22)Date of filing:

28.01.1997

(72)Inventor: YABUTA AKIRA


MASUDA TATSUO

(54) PROGRAMMABLE CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent lowering of a processing speed due to the waiting state of the execution of a following instruction in executing an instruction whose execution cycle is longer than the number of pipe line stages in a programmable controller for executing the high speed processing of the instruction by a pipe line processing.

SOLUTION: This device is provided with a buffer 3 for pre-fetch which temporarily stores an instruction read from an instruction memory and the instruction address, and a buffer pointer 5 which indicates a difference between the leading address of the buffer for pre-fetch and the storage address of the instruction which is being executed in parallel. Then, a plural cycle instruction tag for indicating that the instruction needs plural cycles during the execution of the instruction, and a parallel executable instruction tag for indicating that the instruction can be executed in parallel with the execution of the plural cycle instruction are added to



the buffer 3, and the following instruction capable of parallel execution is executed at the time of executing the plural cycle instruction based on those two tags and the buffer pointer 5.

LEGAL STATUS

[Date of request for examination]

15.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3405106

[Date of registration]

07.03.2003

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-207708

(43)公開日 平成10年(1998)8月7日

(51) Int.Cl.⁶

觀別記号

FΙ

G 0 6 F 9/38 G 0 5 B 19/05 3 1 0

G 0 6 F 9/38

3 1 0 F

G 0 5 B 19/05

F

審査請求 未請求 請求項の数8 OL (全 7 頁)

(21	١	丹級爾州

(22)出願日

特願平9-14363

平成9年(1997)1月28日

| "

(71)出願人 000005832

松下電工株式会社

大阪府門真市大字門真1048番地

(72)発明者 薮田 明

ACCO HH

自然四岁

大阪府門真市大字門真1048番地 松下電工

株式会社内

(72)発明者 増田 達男

大阪府門真市大字門真1048番地 松下電工

株式会社内


(74)代理人 弁理士 倉田 政彦

(54) 【発明の名称】 プログラマブルコントローラ

(57) 【要約】

【課題】パイプライン処理によって命令の高速処理を行うプログラマブルコントローラにおいて、実行サイクルがパイプライン段数よりも長い命令の実行時に後続命令の実行が待たさせることによる処理速度の低下を防止する。

【解決手段】命令メモリから読み出した命令及びその命令アドレスを一時格納するプリフェッチ用バッファを有し、このプリフェッチ用バッファの先頭アドレスと並列実行中の命令の格納アドレスとの差分を示すバッファポインタを備え、命令実行に複数サイクルを必要とする命令であることを示す複数サイクル命令タグ及び複数サイクル命令実行と並行して実行できる命令であることを示す並列実行可能命令タグを前記バッファに付加し、これら2つのタグと前記バッファポインタに基づいて複数サイクル命令実行時に並列実行可能な後続命令を実行する。



【特許請求の範囲】

【請求項1】 複数のステージをパイプライン実行す るパイプライン構造のプログラマブルコントローラであ って、命令実行に複数サイクルを必要とする複数サイク ル命令実行時の高速処理を実現するために、命令メモリ から読み出した命令及びその命令アドレスを一時格納 し、実行された命令のみが後続の命令群に書き換えられ る先入れ先出しバッファとして機能するプリフェッチ用 バッファを有し、このプリフェッチ用バッファの先頭ア ドレスと並列実行中の命令の格納アドレスとの差分を示 すバッファポインタを備え、命令実行に複数サイクルを 必要とする命令であることを示す複数サイクル命令タグ 及び複数サイクル命令実行と並行して実行できる命令で あることを示す並列実行可能命令タグを前記バッファに 付加し、これら2つのタグと前記バッファポインタに基 づいて複数サイクル命令実行時に並列実行可能な後続命 令を実行することを特徴とするプログラマブルコントロ ーラ。

1

【請求項2】 請求項1において、複数サイクル命令 タグは命令のコンパイル時に予め生成されて命令メモリ 上の命令に付加されることを特徴とするプログラマブル コントローラ。

【請求項3】 請求項1において、複数サイクル命令 タグは命令のプリフェッチ時に命令メモリから読み出された命令に基づいて自動生成してプリフェッチバッファ に付加されることを特徴とするプログラマブルコントローラ。

【請求項4】 請求項1において、並列実行可能命令 タグは命令のコンパイル時に予め生成されて命令メモリ 上の命令に付加されることを特徴とするプログラマブル コントローラ。

【請求項5】 請求項1において、並列実行可能命令 タグは命令のプリフェッチ時に命令メモリから読み出された命令に基づいて自動生成してプリフェッチバッファ に付加されることを特徴とするプログラマブルコントローラ。

【請求項6】 請求項1乃至5のいずれかにおいて、 プリフェッチ用バッファの先頭アドレスの複数サイクル 命令タグが1であれば、その命令が終了するまでは前記 バッファポインタを1として、プリフェッチ用バッファ 上の先頭アドレスの次のアドレスに格納された後続命令 を並行処理し、プリフェッチ用バッファの先頭アドレス の複数サイクル命令タグが0であれば、前記バッファポ インタを0に戻してプリフェッチ用バッファ上の先頭ア ドレスの命令を実行することを特徴とするプログラマブ ルコントローラ。

【請求項7】 請求項6において、前記バッファポインタが1で、プリフェッチ用バッファ上の先頭アドレスの次のアドレスに格納された後続命令についての並列実行可能命令タグが1のときのみ、前記複数サイクル命令

と後続命令の並行処理を行うことにより、実行するとデータが矛盾する命令の実行を阻止することを特徴とする プログラマブルコントローラ。

【請求項8】 請求項7において、前記バッファポインタが0であるときには、プリフェッチ用バッファ上の 先頭アドレスの命令の実行後に、先頭アドレスの次のアドレス以降に格納された全命令を順次先頭アドレスまで 繰り上げるようにシフトし、前記バッファポインタが1 であるときには、プリフェッチ用バッファ上の先頭アドレスの次のアドレスに格納された後続命令についての並 列実行可能命令タグが1であれば、該後続命令の実行後 に、該後続命令の次のアドレス以降に格納された全命令 を順次先頭アドレスの次のアドレスまで繰り上げるよう にシフトさせることを特徴とするプログラマブルコントローラ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のステージをパイプライン実行するパイプライン構造のプログラマブ 20 ルコントローラに関するものである。

[0002]

【従来の技術】プログラマブルコントローラは産業用装置、機械、FA機器の制御に広く用いられており、対象となる装置の複雑化、高速化に応じて、より多数の入出力信号を高速に処理することが求められている。このため、ビット処理を主とする基本命令と、複数ビットの応用命令処理を行うことのできる専用ハードウェア(プロセッサ)で高速化を実現し、通信処理・周辺処理などを行う汎用マイクロプロセッサと組み合わせてプログラマブルコントローラを構成している。この専用ハードウェア(プロセッサ)の構造として、従来は、以下のような3段パイプライン構造で命令を実行していた。

[0003]

第1ステージ:命令フェッチ

第2ステージ:命令デコード、レジスタフェッチ、算術 論理演算、データアドレス計算、分岐先計算、

第3ステージ:メモリアクセス (リード/ライト)、分岐、ビット演算、レジスタ書き込み

[0004]

40 【発明が解決しようとする課題】上記の3段パイプライン構造では、各ステージのうち一番遅い実行ステージの処理速度で、全体の命令実行速度が決まってしまう。このようなパイプライン処理の高速化のためには、各ステージの処理速度を均等にする必要があるが、この例では命令メモリとデータメモリに同じアクセス時間のメモリを使用すると、第1ステージに対して第3ステージの方がビット演算を行う分、処理時間が必要になるというアンバランスがある。実行速度向上のためには、パイプラインステージをさらに分割して多段にすれば良い。そこで、本発明者らは、専用ハードウェア(プロセッサ)の

10

3

命令実行サイクルを以下のような5段に要素分割した、 5段パイプライン構造を持ったプログラマブルコントロ ーラを開発した。

[0005]

第1ステージ:命令フェッチ

第2ステージ:命令デコード、レジスタフェッチ

第3ステージ:算術論理演算、データアドレス計算、分 岐先計算

第4ステージ:メモリアクセス(リード/ライト)

第5ステージ:分岐、ビット演算、レジスタ書き込みこの5段パイプライン構造を採用すると、従来の3段パイプライン構造のプログラマブルコントローラに比べてパイプラインステージ間のアンバランスが改善され、パイプラインステージ1段あたりの所要時間も短縮されるため、全体の命令実行速度を向上させることができる。この5段パイプライン構造のプログラマブルコントローラの概略構成図を、図3に示す。

【0006】図で、IF (Instruction Fetch)で示される第1ステージは、命令メモリIMから命令レジスタIRへ次に実行する命令を読み込む命令フェッチ処理を行うステージで、命令を格納する命令メモリIMと、プログラムカウンタ制御のためのアドレス計算回路ADDRCALCからの信号を受けて、次に実行する命令が格納された命令メモリIMのアドレスを計数するプログラムカウンタPCとで構成されている。プログラムカウンタPCのアドレス指定に従って命令メモリIMから読み出された命令が格納される命令レジスタIRは、第1ステージIFの実行結果を保存して、次の第2ステージであるIDにその結果を伝える、パイプラインレジスタIF/IDを兼ねている。

【0007】ID(Instruction Decode)で示される第2ステージは、命令デコーダDCによる命令デコード、及び、レジスタファイルRFを構成する複数の汎用レジスタのいずれかより値を取り出すレジスタフェッチ処理を行うステージで、命令のオペレーションコード部を解読するデコーダDCと、複数の汎用レジスタで構成された汎用レジスタファイルRFとで構成されている。汎用レジスタファイルRFには、2つの出力が設けられており、一方の出力はパイプラインレジスタID/EXのS1に接続され、他方の出力はパイプラインレジスタID/EXのS2に接続されている。また、命令デコーダDCで解読された値もパイプラインレジスタID/EXの所定の箇所に格納される。

【0008】次に、EX(EXecute)で示される 第3ステージは、算術論理演算ユニットALUによっ て、算術論理演算またはデータアドレス計算または分岐

アドレス 命令

16 ビット処理命令(スタート)

17 メモリリード命令 Load R1

18 メモリリード命令 Load R2

先の実効アドレスを計算する分岐先計算を行うステージで、算術論理演算ユニットALUの一方の入力は、パイプラインレジスタID/EXのS1の出力に接続され、他方の入力は、パイプラインレジスタID/EXのS2の出力に接続されている。また、算術論理演算ユニットALUは、パイプラインレジスタID/EXの所定の箇所に格納された、デュードされた命令の値によって制御され、算術論理演算ユニットALUの出力は、パイプラ

【0009】次に、MEM(MEMory access)で示される第4ステージは、データメモリDMへのメモリアクセス処理を行うステージで、パイプラインレジスタEX/MEMのDの箇所に格納されていた値は、データメモリDMの所定アドレスのメモリに格納されると共に、パイプラインレジスタMEM/WBの所定箇所に出力される。または、データメモリDMの所定アドレスに格納されていた値がパイプラインレジスタMEM/WBの所定箇所に格納される。

インレジスタEX/MEMのDの箇所に格納される。

【0010】最後に、WB(Write Back)で
20 示される第5ステージは、ビット演算または汎用レジス
タへの書き込み処理または分岐処理を行うステージで、
汎用レジスタへの書き込み処理の場合は、パイプライン
レジスタMEM/WBの所定箇所に格納されていた値
が、レジスタファイルRFの所定の汎用レジスタに格納
される

【0011】図3では、命令メモリIMから命令を取り出す命令フェッチ処理を行う第1ステージIFと、命令デコード処理及び汎用レジスタから値を取り出すレジスタフェッチ処理を行う第2ステージIDと、算術論理演の理またはデータアドレス演算処理または分岐先の実効アドレス計算処理または分岐条件の判定処理を行う第3ステージEXと、データメモリDMへのメモリアクセス処理または分岐処理を行う第4ステージMEMと、ビット演算処理または前記汎用レジスタへの書き込み処理または分岐処理を行う第5ステージWBの、5つのステージをパイプライン実行する縮小命令型の5段パイプライン構造のプログラマブルコントローラを例示したが、これは説明のために示したのであって、この発明は縮小命令型のプロセッサや5段パイプラインに限定するものではない。

【0012】従来例では、乗算命令・除算命令・微分命令など実行サイクルが規定のパイプライン段数を越える場合、後続の命令実行を停止させている。例えば、以下の例において、乗算命令の後の加算命令と論理積命令は原理的には実行可能であるが、従来例ではこれらの命令の実行を停止させている。

5

- 19 乗算命令
- 20 加算命令 (実行可能) Add
- 論理積命令(実行可能) And 2 1
- 2 2 加算命令
- 23 加算命令
- 24 メモリライト命令

【0013】このプログラムでは、アドレス17、18 のメモリリード命令によりレジスタR1とR2にメモリ のデータを読み込み、アドレス19の乗算命令によりレ ジスタR1とR2の乗算結果をレジスタR3に格納し、 アドレス20の加算命令によりレジスタR1とR2の和 をレジスタR4に格納し、アドレス21の論理積命令に よりレジスタR1とR2の論理積をレジスタR5に格納 し、アドレス22の加算命令によりレジスタR3とR1 の和をレジスタR6に格納し、アドレス23の加算命令 によりレジスタR5とR6の和をレジスタR7に格納 し、アドレス24のメモリライト命令によりレジスタR 7のデータをメモリに書き込んでいる。

【0014】したがって、本来ならば、命令アドレスが 3番目の乗算命令(アドレス19のMult R1*R 2→R3)が実行中は、命令アドレスが4、5番目の命 令 (アドレス20の加算命令Add R1+R2→R4 とアドレス21の論理積命令And R1and R2→R 5) は原理的には実行可能である。なぜなら、乗算命令 の結果はレジスタR3に入るので、レジスタR1とR2 は値が確定しており、乗算命令の結果として値が変化し ないからである。それにもかかわらず、従来例では一律 に乗算命令のアドレスで後続命令の実行を停止させてい る。

[0015]

【発明が解決しようとする課題】従来のプログラマブル コントローラにおいては、命令のパイプライン処理によ って高速処理を実現している。しかし、乗算命令・除算 命令・微分命令など一部の命令では、実行サイクルがこ のパイプライン段数より長い。このような命令の実行中 は、後続命令の実行が待たされるために、結果として処 理速度が低下するという問題があった。

【0016】本発明は、このように、パイプライン処理 によって命令の高速処理を行うプログラマブルコントロ ーラにおいて、実行サイクルがパイプライン段数よりも 長い命令の実行時に後続命令の実行が待たさせることに よる処理速度の低下を防止しようとするものである。

[0017]

【課題を解決するための手段】本発明にあっては、上記 の課題を解決するために、図1に示すように、複数のス テージをパイプライン実行するパイプライン構造のプロ グラマブルコントローラであって、命令実行に複数サイ クルを必要とする複数サイクル命令実行時の高速処理を 実現するために、命令メモリから読み出した命令及びそ の命令アドレスを一時格納し、実行された命令のみが後 50 を認識して、後続命令についての実行可能タグをプリフ

Mult $R1*R2\rightarrow R3$

 $R1+R2\rightarrow R4$

R 1 and R $2 \rightarrow R$ 5

 $R3+R1\rightarrow R6$ h h A

 $R5+R6\rightarrow R7$ Add

StoreR7

続の命令群に書き換えられる先入れ先出しバッファとし て機能するプリフェッチ用バッファを有し、このプリフ ェッチ用バッファの先頭アドレスと並列実行中の命令の 10 格納アドレスとの差分を示すバッファポインタを備え、 命令実行に複数サイクルを必要とする命令であることを 示す複数サイクル命令タグ及び複数サイクル命令実行と 並行して実行できる命令であることを示す並列実行可能 命令タグを前記バッファに付加し、これら2つのタグと 前記バッファポインタに基づいて複数サイクル命令実行 時に並列実行可能な後続命令を実行することを特徴とす るものであり、請求項に示した構成により、後続の命令 で、処理データが確定している命令は、停止させること なく高速処理を実現するものである。

[0018]

【発明の実施の形態】命令プリフェッチバッファは、F IFO (先入れ先出し) で深さ8を持つものとする。最 初にこのバッファの内容は以下のようになる。このリス トにおいて、各行の書式は「バッファアドレス:命令ア ドレス 命令」であり、命令の後に付記された1つ目の 丸括弧内は実行可能タグの値、2つ目の丸括弧内は複数 サイクル命令タグの値である。

0:16 スタート (0)(0)

1:17 Load R 1 (0)(0)

(0) (0) 2:18 Load R2 30

3:19 Mult R1 * R2 \rightarrow R3 (0) (1)

(0)4:20 Add $R1 + R2 \rightarrow R4$ (1)

5:21And R 1 and R $2 \rightarrow R 6$ (1) (0)

6:22 Add $R3 + R1 \rightarrow R6 (0)$ (0)

7:23 Add $R3 + R6 \rightarrow R7 (0)$ (0)

8:24 StoreR7 (0) (0)

【0019】この命令配列では、Mult命令のみが複 数サイクルを持つ命令であるため、このMult命令に ついてのみ複数サイクル命令タグの値が1となってい る。また、この複数サイクルを持つ命令が終了しなくて 40 も実行可能な命令にのみ、実行可能タグ:1を付加して ある。これは、コンパイラが判断して、命令に付加する ことができる。つまり、コンパイラはMult命令がレ ジスタR1とR2の値を書き換えない命令であることを が分かるので、後続命令の加算命令と論理積命令につい ては実行可能であることを判断することができ、コンパ イル時に実行可能タグを付加することが可能である。

【0020】また、別の手段として、命令プリフェッチ 時に、プリフェッチユニットが複数サイクルを持つ命令

エッチバッファに付加する。実行可能タグが0の場合 は、プリフェッチバッファの先頭に来ない限り、実行さ れないようにする。

【0021】同じように複数サイクルの命令を示す複数 サイクル命令タグは、コンパイラによって命令に付加し ておくか、命令プリフェッチ時に、プリフェッチユニッ トが認識して、プリフェッチバッファに付加する。

【0022】そして、このプリフェッチバッファのどの 部分を実行中かを示すために、プリフェッチバッファの ポインタを持ち、最初はこのポインタは0を示してい る。最初の命令(アドレス16)が実行されると、アド レス17以降の命令は、すべて1ずつシフトされて、以 下のような構成となる。このリストでも、各行の書式は 「バッファアドレス:命令アドレス 命令 (実行可能タ グ) (複数サイクル命令タグ)」であり、それ以降に登 場するリストについても同様である。

[0023]

く。

プリフェッチバッファのポインタ=0

0:17	Load	R 1	(0)	(0)
1:18	Load	R 2	(0)	(0)
2:19	Mult	$R1 * R2 \rightarrow R3$	(0)	(1)
3:20	Add	$R1 + R2 \rightarrow R4$	(1)	(0)
4:21	A 1 d	R 1 and R $2 \rightarrow R$ 5	(1)	(0)
5:22	Add	$R3 + R1 \rightarrow R6$	(0)	(0)
6:23	Add	$R3 + R6 \rightarrow R7$	(0)	(0)
7:24	Store	R 7	(0)	(0)

【0024】次に、アドレス17、18の命令が順次実 行された後には、以下のような構成になる。

プリフェッチバッファのポインタ=0

```
0:19 \text{ Mult } R1 * R2 \rightarrow R3 (0) (1)
1:20 Add
              R1 + R2 \rightarrow R4 (1) (0)
2:21 And
              R 1 and R 2 \rightarrow R 3 (1)
3:22 Add
              R3 + R1 \rightarrow R6 (0) (0)
              R5 + R6 \rightarrow R7 (0) (0)
4:23 Add
5:24 StoreR7
このときに複数サイクル命令タグが先頭に来ているの
で、この命令を実行しながら、後続の並行して実行でき
る命令を実行ユニットに投入して行く。すなわち、プリ
フェッチバッファのポインタを1つ進めて処理して行
```

【0025】プリフェッチバッファのポインタ=1

```
0:19 \text{ Mult } R1 * R2 \rightarrow R3 (0) (1)
1:20 Add
               R1 + R2 \rightarrow R4 (1) (0)
2:21 And
               R 1 and R 2 \rightarrow R 5 (1) (0)
3:22 Add
               R3 + R1 \rightarrow R6 (0) (0)
4:23 Add
               R5 + R6 \rightarrow R7 (0) (0)
5:24 StoreR7
                              (0) (0)
ここではアドレス20の命令が実行可能タグ=1なので
実行する。ここで、まだ命令19が実行中であれば、プ
```

シフトする。この例では、上記リストのアドレス2~5 を下記リストのアドレス1~4に順次シフトする。

【0026】プリフェッチバッファのポインタ=1

```
0:19 Mult R1 * R2 \rightarrow R3 (0) (1)
```

$$1:21$$
 And R1 and R2 \rightarrow R5 (1) (0)

$$2:22$$
 Add $R3 + R1 \rightarrow R6$ (0) (0)

$$3:23$$
 Add R5 + R6 \rightarrow R7 (0) (0)

ここでは、アドレス21の命令が実行可能タグ=1なの で実行する。ここで、まだ命令19が実行中であれば、 10 同じく、プリフェッチバッファのアドレス2以降の命令 を選択的にシフトする。この例では、上記リストのアド レス2~4を下記リストのアドレス1~3に順次シフト

【0027】プリフェッチバッファのポインタ=1

0:19 Mult R1 * R2
$$\rightarrow$$
R3 (0) (1)

$$1:22 \text{ Add} \quad R3 + R1 \rightarrow R6 \quad (0) \quad (0)$$

$$2:23 \text{ Add} \text{ R5} + \text{R6} \rightarrow \text{R7} (0) (0)$$

20 ここではアドレス22の命令が実行可能タグ=0なので 実行せずに、アドレス19の命令実行が終わるのを待 つ。つまり、アドレス22の命令は乗算命令の結果であ るレジスタR3の値を使用するので、実行可能タグが0 となっているのである。アドレス19の命令が実行終了 したら、プリフェッチバッファのポインタを0に戻し、 通常の実行サイクルに戻る。

【0028】プリフェッチバッファのポインタ=0

$$0:22 \text{ Add} \text{ R3} + \text{R1} \rightarrow \text{R6} (0) (0)$$

1: 23 Add R5 + R6
$$\rightarrow$$
R7 (0) (0)

[0029]

【実施例】本発明の1つの実施例として、図2にプリフ ェッチバッファの深さが8の場合を示す。この深さは任 意に設定できることは言うまでもない。命令がメモリか らプリフェッチされると、まずバッファ7にその命令ア ドレスと命令が格納される。次の命令がプリフェッチさ 40 れると先に取り込まれた命令はバッファ6に移され、バ ッファ7に新たな命令が入る。このように命令が取り込 まれて行き、バッファ7~0まで命令が埋められた後 に、バッファ〇の命令から実行されて行く。この後の動 作は、上述の通りである。

【0030】このとき、複数サイクル命令タグと並列実 行可能タグは、命令コンパイル時に決める方式であれ ば、各タグは命令に組み込まれているので、命令メモリ から取り込むだけで、バッファに格納される。つまり、 本来の命令語長がnビットであれば、コンパイル後の命 リフェッチバッファのアドレス2以降の命令を選択的に 50 令語長は複数サイクル命令タグと並列実行可能タグを付

加して (n+2) ビットとなっており、その命令語長で 命令メモリに格納されているから、命令メモリから読み 出してバッファに書き込むだけで良い。また、別の手段 として、プリフェッチ時にこれら2種類のタグを決める 方式の場合には、命令プリフェッチブロックに命令デコ ーダを配して、命令メモリから読み出した命令につい て、これらタグを自動判定し、タグを付加した状態でバ ッファに格納して行く。

【0031】命令プリフェッチバッファと周辺回路の一 例を図1に示す。命令メモリΙΜから取り込まれる命令 10 止できるという効果がある。 は命令デコーダ1を通じてタグが生成される。命令アド レスはメモリアクセス(プリフェッチ)の際に用いる命 令メモリアドレスレジスタ2の内容を取り込む。ここ で、命令コンパイル時にタグがすでに命令に付加されて いる場合には、上図の命令デコーダ1(図1の一点鎖線 で囲まれた部分)は不要であり、これを通さずに命令そ のものに付加されているタグがそのまま命令プリフェッ チバッファ3に取り込まれる。制御回路4は命令プリフ ェッチバッファ3のタグ情報をもとに、プリフェッチバ ッファアドレスポインタ5の値を書き換え、また、FI 20 5 ポインタ

10 FOの書き換えを制御することによって、並列実行の制 御を行う。

[0032]

【発明の効果】本発明によれば、命令のパイプライン処 理によって高速処理を実現しているプログラマブルコン トローラにおいては、乗算命令・除算命令・微分命令な どのように、実行サイクルがパイプライン段数より長い 一部の命令の実行中にも、後続命令の実行が待たされる ことを防止し、結果として処理速度が低下することを防

【図面の簡単な説明】

【図1】本発明に用いる命令プリフェッチバッファと周 辺回路を示すブロック回路図である。


【図2】本発明に用いる命令プリフェッチバッファの構 造を示す説明図である。

【図3】従来のパイプライン構造のプログラマブルコン トローラのブロック回路図である。


【符号の説明】

- 3 命令プリフェッチバッファ

【図1】



【図2】



【図3】

